还在看几纳米制程？小心被文字游戏忽悠

上个月月末，英特尔进行了“工艺与封装路线”在线直播，同时对工艺路线图进行了更新，原10ESF改名Intel 7，原7nm改名Intel 4，7SF改名Intel 3， 5nm GAA改名Intel 20A。看起来好像和以前没啥变化，就是终于可以不用10nm+++来调侃英特尔的制程了，看起来简单明晰了不少，但细看之下，是不是有种不对劲的感觉?明明还是10nm的实际节点，怎么突然就叫Intel 7了?

事实上，Intel不是第一个这么做的，而且很大程度上来讲，Intel几乎是主流芯片制造商里动作最慢的一批，而屏幕前的你们，实际上已经被忽悠很久了。

即便你不知道CPU的完整工艺，也一定听说过“刻蚀”“光刻”这样的名词，作为集成电路制造过程中最直接体现工艺先进程度的技术，光刻主要是对半导体晶片表面的掩蔽物(如二氧化硅)进行开孔，以便进行杂质的定域扩散的一种加工技术，而且也是最能直接体现工艺先进程度的技术，而光刻技术的分辨率是指光刻系统能分辨和加工的最小尺寸，决定了硅片上形成符合质量规范要求的最小特征图形尺寸。

而我们平日里最关心的纳米制程，用在不同的半导体元件上，又有不同的含义。对CPU来说，一般指晶体管中的最小栅极线宽。因为栅极线宽越小，那么单个晶体管的尺寸就越小，CPU die也会越小，意味着在相同的die面积下可以集成更多的晶体管，性能自然是蹭蹭地往上涨。另一方面，由于栅极线宽变小，相应地工作电压也会变低，CPU的功耗也会随之降，而频率则会上升，这也就是我们平时听的最多的几句话：“xx纳米制程，性能提升xx%，功耗降低xx%，频率提升xx%”。

但就这几年的情况来看，芯片制造商们的境地，似乎也能用一个流行词来概括：内卷。

首当其冲的，就是这个纳米制程。就算你对各大厂的技术细节不太了解，也一定听过Intel 14nm+++++的传说，从Skylake到Kaby Lake，一直磨蹭到第十代酷睿，居然还在打磨14nm工艺，简直是匠心届的传奇，以至于外界一度传出了“Intel 10纳米工艺难产”之类的传言，但事情真有这么简单吗?

当然没有了。事实上真要说起来，Intel其实还挺冤的，因为他的老对头们台积电、三星的工艺数字，其实是经过“修饰”的，线宽仅仅代表工艺节点，但要衡量工艺的好坏，栅极间距、鳍片间距、最小金属间距以及逻辑单元高度都有关系。

以Intel 10nm工艺(现Intel 7)为例，其逻辑晶体管密度为100.8MTrfm�O，即每平方毫米1亿晶体管，而且实际节点也是规规整整的10nm，相比之下，三星的10nm实际节点是13.9，台积电则是12.9，逻辑晶体管密度更是被吊打，三星只有51.8，台积电稍好一些，但也只有60.3。

而顺着这条线索看下去，就会发现很多有意思的事情，拿台积电说，其7nm的实际节点是10.5nm，5nm的实际节点是7.7nm，3nm的实际节点则约为4.5nm，这里不谈论台积电的制程加强版，仅以初次公布制程和工艺信息时披露的消息为准。

如果你还对IBM有印象，那你也应该知道，IBM在不久之前对外公布了全球首个2nm工艺制造技术，它采用纳米片堆叠的晶体管(GAA晶体管)，与7nm的技术相比，预计将带来45%的性能提升或75%的能耗降低，而比起当前最尖端的5nm芯片，2nm芯片的体积更小、速度更快。

虽然理论上看，IBM的2nm芯片每平方毫米有大约3.33亿个晶体管，但现如今的IBM，早已没有了自己的晶圆业务及技术、专利，还要面临新节点成本攀升的情况，如此看来，这个2nm，在现如今的情况下，也只是个吉祥物而已了。

看到这里，相信你也明白，目前半导体制程所谓的7nm、5nm早就偏离了最初的范畴，不再是严格意义上的线宽，此前的老实人Intel，也是迫于市场压力，不得已跟上了“潮流”，更新了自己的工艺制程路线图叫法。

而且，根据目前国外的一些爆料，12代的酷睿移动处理器很有可能迎来一次史诗级突破，毕竟有着11代酷睿在移动端的优良表现，极大程度上印证了Intel 10ESF工艺的扎实进步。但如果你问我买哪个，我肯定会告诉你，谁性价比高就买谁啦!